台湾专利TW201306204A 防止銲點斷裂之覆晶封裝構造

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
揭示一種防止銲點斷裂之覆晶封裝構造，主要包含一晶片、一基板及銲料。在基板上設置有複數個工型截面之接墊，每一接墊係包含一貼設於基板上表面之下墊部、一連接於該下墊部上之中央連桿以及一連接於該中央連桿上之上墊部。並以銲料焊接晶片之電極端與該些接墊。其中，該上墊部之墊面積係小於該下墊部之墊面積，以使焊接於該上墊部之該銲料更填入該中央連桿之兩側內凹空間並焊接至該下墊部。藉以改善習知覆晶封裝構造在覆晶接合與迴焊過程中因基板翹曲或晶片傾斜造成的銲點斷裂之問題。
公开号:TW201306204A
申请号:TW100125906
申请日:2011-07-22
公开日:2013-02-01
发明作者:Shou-Chian Hsu
申请人:Powertech Technology Inc；
IPC主号:H01L24-00

专利说明:
防止銲點斷裂之覆晶封裝構造
本發明係有關於半導體裝置，特別係有關於一種防止銲點斷裂之覆晶封裝構造。
因符合製程快速與晶片高密度接合之要求，覆晶封裝構造逐漸取代打線連接之封裝構造。而覆晶封裝構造內的晶片接合有各種方式，例如直接壓合晶片凸塊與基板接墊形成之金屬鍵結(金-錫或金-金)、利用NCP非導電膠或ACP導電膠之接合、銲球迴焊之接合以及在晶片凸塊與基板接墊之間的銲料焊接。然而，因覆晶封裝製程中晶片或基板之翹曲或傾斜使凸塊受到應力，晶片與基板之間的銲點斷裂是目前覆晶封裝構造經常遭遇到的問題，其中以符合微間距凸塊接合之要求的「以金屬柱銲接為晶片連接」(MPS-C2,Metal Post Solder-Chip Connection)封裝類型更為明顯。
美國專利US 6,229,220 B1號「Bump structure,bump forming method and package connecting body」，IBM(International Business Machines Corporation)公司採用金屬柱取代以往的銲球，作為覆晶接合之凸塊，以銲料連接金屬柱與基板上接墊。迴焊之溫度只能熔化銲料而未到達金屬柱的熔點，使金屬柱保持柱狀形狀。金屬柱(即作為晶片凸塊的間距)得以縮小，也不會發生傳統銲球橋接短路的問題。因此，凸塊可更高密度配置，亦能維持至少大於金屬柱高度的覆晶間隙。然而，在封膠之前需要執行覆晶接合之晶片壓合之操作與銲料迴焊之操作，容易造成銲點斷裂。
如第1圖所示，一種習知典型的「以金屬柱銲接為晶片連接」(MPS-C2)之覆晶封裝構造100主要包含一晶片110、一基板120及銲料130。該晶片110之主動片設有複數個金屬柱111，藉由銲料130接合該些金屬柱111至位在該基板120上表面之複數個水平平面狀接墊122。另以一底部填充膠之封膠體140填入在該晶片110與該基板120之間的覆晶間隙。該些金屬柱111之高度為覆晶間隙之二分之一以上，使銲料130不足以被迴焊成球狀。在該晶片110之安裝過程中，先以一覆晶接合下壓力使該晶片110暫時性固定在該基板120上並確保所有金屬柱111下的銲料130都能接觸到對應之接墊122，並給予以一迴焊溫度使銲料130熔化以焊接該些金屬柱111與該些接墊122。在過程中因覆晶接合力與迴焊溫度容易造成該晶片110之傾斜或該基板120之翹曲，導致局部的且在特定位置的金屬柱111下的銲料130承受過大應力，進而產生銲點斷裂處131。此一缺陷為隱性並且可能不會直接造成電性短路，在早期測試過程中可能仍被判定為合格，隨著晶片運算越久，使用上的異常與不耐用度才會逐漸明顯。
有鑒於此，本發明之主要目的係在於提供一種防止銲點斷裂之覆晶封裝構造，用以改善習知覆晶封裝構造在覆晶接合與迴焊過程中因基板翹曲或晶片傾斜造成的銲點斷裂之問題，特別適用於「以金屬柱銲接為晶片連接」(MPS-C2)類型之覆晶封裝構造。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種防止銲點斷裂之覆晶封裝構造，係主要包含一晶片、一基板及銲料。該晶片係具有複數個電極端。該基板係具有一上表面，該基板在該上表面設置有複數個工型截面之接墊，每一接墊係包含一貼設於該上表面之下墊部、一連接於該下墊部上之中央連桿以及一連接於該中央連桿上之上墊部。並以銲料焊接該些電極端與該些接墊。其中，該上墊部之墊面積係小於該下墊部之墊面積，以使焊接於該上墊部之該銲料更填入該中央連桿之兩側內凹空間並焊接至該下墊部。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的覆晶封裝構造中，該些電極端係可為金屬柱而突出於該晶片之一主動面。
在前述的覆晶封裝構造中，每一電極端係可具有被該銲料焊接之柱端面，並且該上墊部之墊面積係可更小於該柱端面。
在前述的覆晶封裝構造中，該中央連桿之長度係可大於該上墊部之墊厚度而具有可撓曲性。
在前述的覆晶封裝構造中，可另包含一封膠體，係形成於該基板之該上表面並至少填入於在該晶片與該基板之間的間隙，以密封該些電極端與該銲料。
在前述的覆晶封裝構造中，該封膠體係可為一底部填充膠。
在前述的覆晶封裝構造中，該基板之該上表面係可形成有一焊罩層，該焊罩層係可具有一開口，以顯露該些接墊。
在前述的覆晶封裝構造中，該中央連桿所提供之一長度係可使該上墊部超過該焊罩層之厚度。
在前述的覆晶封裝構造中，該開口係可大於該晶片並且小於該封膠體在該基板之該上表面之覆蓋面積。
在前述的覆晶封裝構造中，該中央連桿係可為直立板片狀，並且在同一排之該些接墊之中央連桿為直線排列。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種防止銲點斷裂之覆晶封裝構造200舉例說明於第2圖之截面示意圖以及第3圖之局部放大圖。該覆晶封裝構造200係主要包含一晶片210、一基板220及銲料230。第4圖為該基板220在封裝之前之截面示意圖。
該晶片210係具有複數個電極端211。在本實施例中，該些電極端211係可為金屬柱而突出於該晶片210之一主動面213，並以該銲料230焊接至該基板220，以構成MPS-C2封裝類型。該些電極端211係可為銅柱、金柱、銀柱、高溫錫鉛柱或複數金屬層組成之金屬柱。其中，該主動面213係為各式所需積體電路之形成表面，該主動面213可更設置有複數個銲墊214，作為積體電路之對外接點，而該些電極端211可利用電鍍或是接植方式設置於該些銲墊214上，該些電極端211可直接接合於該些銲墊214，或者在該些銲墊214與該些電極端211之間可設置有一凸塊下金屬層(圖中未繪出)。通常，該晶片210之該主動面213係可包含一保護層215，以避免內部積體電路之外露。
該基板220係具有一上表面221。該基板220在該上表面221設置有複數個工型截面之接墊222，每一接墊222係包含一下墊部222A、一中央連桿222B與一上墊部222C，皆為金屬導電材質，例如銅。該下墊部222A係貼設於該上表面221之下墊部222A，該中央連桿222B係連接於該下墊部222A上，該上墊部222C係連接於該中央連桿222B上，其中該中央連桿222B之截面寬度係小於該下墊部222A與該上墊部222C之同一截面寬度，而該中央連桿222B之縱向長度係不小於該下墊部222A與該上墊部222C之墊厚度，以使該上墊部222C懸空於該基板220上。該下墊部222A、該中央連桿222B與該上墊部222C之形成係可利用多段曝光顯影與電鍍方式達成該工型截面。此外，該基板220係可為一印刷電路板或是陶瓷電路板，其板內設有線路結構或/與鍍通孔(圖中未繪出)，以連接至該些接墊222。而該銲料230焊接該些電極端211與該些接墊222，該銲料230之材質係可為錫鉛或是無鉛銲劑，例如錫/銀/銅。在一具體結構中，該基板220之該上表面221係可形成有一焊罩層223，該焊罩層223係可具有一開口224，以顯露該些接墊222。較佳地，該中央連桿222B所提供之一長度係可使該上墊部222C超過該焊罩層223之厚度，以在覆晶接合時幫助銲料230提早接觸並焊接至該些接墊222。
本發明之其中特徵之一係在於，該上墊部222C之墊面積係小於該下墊部222A之墊面積，以使焊接於該上墊部222C之該銲料230更填入該中央連桿222B之兩側內凹空間並焊接至該下墊部222A，藉以額外提供一種防止銲點斷裂之機械式鎖固效果。如第5圖所示，在該覆晶封裝構造200之覆晶接合與迴焊過程中，即使該基板220有翹曲現象，該銲料230亦不會有銲點斷裂之問題，特別適用於「以金屬柱銲接為晶片連接」(MPS-C2)類型之覆晶封裝構造。較佳地，每一電極端211係可具有被該銲料230焊接之柱端面212，並且該上墊部222C之墊面積係可更小於該柱端面212，任何多餘銲料230將往該下墊部222A移動並焊接，以避免有多餘銲料230焊接至該些電極端211之側邊。
此外，在一基板較佳型態中，如第4圖所示，該中央連桿222B之長度L係可大於該上墊部222C之墊厚度而具有可撓曲性，使得該中央連桿222B可以受應力而彎曲且不會斷裂。此外，即使該中央連桿222B意外產生斷裂，因該銲料230焊接至該下墊部222A，故該晶片210與該基板220之間亦不會有電性短路之問題。
更具體地，該覆晶封裝構造200係可另包含一封膠體，係形成於該基板220之該上表面221並至少填入於在該晶片210與該基板220之間的間隙，以密封該些電極端211與該銲料230。在本實施例中，該封膠體係可為一底部填充膠。而該焊罩層223之開口224係可大於該晶片210並且小於該封膠體在該基板220之該上表面221之覆蓋面積，有利於該封膠體在覆晶間隙內之填充。
依據本發明之第二具體實施例，另一種防止銲點斷裂之覆晶封裝構造300舉例說明於第6圖之截面示意圖。該覆晶封裝構造300係主要包含一晶片210、一基板220及銲料230，其中第7圖為該基板220在封裝之前之立體示意圖。本實施例之主要元件及其作用因與第一實施例大致相同，故沿用相同圖號並且不再細部贅述。
如第7圖所示，在本實施例中，該中央連桿222B係可為直立板片狀，並且在同一排之該些接墊222之中央連桿222B為直線排列。在此一結構下，該些中央連桿222B的韌度較佳而不易斷裂，並且提供一特定的可撓曲方向，使得該基板220適用於具有中央電極端之晶片210之覆晶接合。
本實施例之其中一特徵亦為，該上墊部222C之墊面積係小於該下墊部222A之墊面積，以使焊接於該上墊部222C之該銲料230更填入該中央連桿222B之兩側內凹空間並焊接至該下墊部222A。因此，如第8圖所示，在該覆晶封裝構造300之覆晶接合與迴焊過程中，即使該晶片210有傾斜現象，該銲料230亦不會有銲點斷裂之問題，特別適用於「以金屬柱銲接為晶片連接」(MPS-C2)類型之覆晶封裝構造。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．覆晶封裝構造
110．．．晶片
111．．．金屬柱
120．．．基板
121．．．上表面
122．．．接墊
130．．．銲料
131．．．銲點斷裂處
140．．．封膠體
200．．．防止銲點斷裂之覆晶封裝構造
210．．．晶片
211．．．電極端
212．．．柱端面
213．．．主動面
214．．．銲墊
215．．．保護層
220．．．基板
221．．．上表面
222．．．工型截面之接墊
222A．．．下墊部
222B．．．中央連桿
222C．．．上墊部
223．．．焊罩層
224．．．開口
230．．．銲料
240．．．封膠體
300．．．防止銲點斷裂之覆晶封裝構造
L．．．中央連桿之長度
第1圖：習知MPS-C2類型之覆晶封裝構造之截面示意圖。
第2圖：依據本發明之第一實施例，一種防止銲點斷裂之覆晶封裝構造之截面示意圖。
第3圖：依據本發明之第一實施例，該覆晶封裝構造在第2圖之局部放大示意圖。
第4圖：依據本發明之第一實施例，該覆晶封裝構造所使用之一基板之截面示意圖。
第5圖：依據本發明之第一實施例，該覆晶封裝構造在基板翹曲時之截面示意圖。
第6圖：依據本發明之第二實施例，另一種防止銲點斷裂之覆晶封裝構造之截面示意圖。
第7圖：依據本發明之第二實施例，該覆晶封裝構造所使用之一基板之立體示意圖。
第8圖：依據本發明之第二實施例，該覆晶封裝構造在晶片傾斜時之截面示意圖。
200．．．防止銲點斷裂之覆晶封裝構造
210．．．晶片
211．．．電極端
212．．．柱端面
213．．．主動面
214．．．銲墊
215．．．保護層
220．．．基板
221．．．上表面
222．．．工型截面之接墊
222A．．．下墊部
222B．．．中央連桿
222C．．．上墊部
223．．．焊罩層
224．．．開口
230．．．銲料
240．．．封膠體

权利要求:
Claims (10)
[1] 一種防止銲點斷裂之覆晶封裝構造，包含：一晶片，係具有複數個電極端；一基板，係具有一上表面，該基板在該上表面設置有複數個工型截面之接墊，每一接墊係包含一貼設於該上表面之下墊部、一連接於該下墊部上之中央連桿以及一連接於該中央連桿上之上墊部；以及銲料，係焊接該些電極端與該些接墊；其中，該上墊部之墊面積係小於該下墊部之墊面積，以使焊接於該上墊部之該銲料更填入該中央連桿之兩側內凹空間並焊接至該下墊部。
[2] 根據申請專利範圍第1項之防止銲點斷裂之覆晶封裝構造，其中該些電極端係為金屬柱而突出於該晶片之一主動面。
[3] 根據申請專利範圍第2項之防止銲點斷裂之覆晶封裝構造，其中每一電極端係具有被該銲料焊接之柱端面，並且該上墊部之墊面積係更小於該柱端面。
[4] 根據申請專利範圍第1項之防止銲點斷裂之覆晶封裝構造，其中該中央連桿之長度係大於該上墊部之墊厚度而具有可撓曲性。
[5] 根據申請專利範圍第1項之防止銲點斷裂之覆晶封裝構造，另包含一封膠體，係形成於該基板之該上表面並至少填入於在該晶片與該基板之間的間隙，以密封該些電極端與該銲料。
[6] 根據申請專利範圍第5項之防止銲點斷裂之覆晶封裝構造，其中該封膠體係為一底部填充膠。
[7] 根據申請專利範圍第5項之防止銲點斷裂之覆晶封裝構造，其中該基板之該上表面係形成有一焊罩層，該焊罩層係具有一開口，以顯露該些接墊。
[8] 根據申請專利範圍第7項之防止銲點斷裂之覆晶封裝構造，其中該中央連桿所提供之一長度係使該上墊部超過該焊罩層之厚度。
[9] 根據申請專利範圍第7項之防止銲點斷裂之覆晶封裝構造，其中該開口係大於該晶片並且小於該封膠體在該基板之該上表面之覆蓋面積。
[10] 根據申請專利範圍第1項之防止銲點斷裂之覆晶封裝構造，其中該中央連桿係為直立板片狀，並且在同一排之該些接墊之中央連桿為直線排列。

类似技术:

公开号 | 公开日 | 专利标题

US7619305B2|2009-11-17|Semiconductor package-on-package | device avoiding crack at solder joints of micro contacts during package stacking

US9613922B2|2017-04-04|Semiconductor device and manufacturing method thereof

TW200525666A|2005-08-01|Bump-on-lead flip chip interconnection

TWI419300B|2013-12-11|內建電子零件之基板及其製造方法

KR20130096752A|2013-08-30|반도체 디바이스에서의 리드-프리 구조들

US20090091026A1|2009-04-09|Stackable semiconductor package having plural pillars per pad

JP2011142185A|2011-07-21|半導体装置

JP5290215B2|2013-09-18|半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法

JP2009105209A|2009-05-14|電子装置及びその製造方法

JP4910408B2|2012-04-04|半導体装置

JP4324773B2|2009-09-02|半導体装置の製造方法

TWI416683B|2013-11-21|防止銲點斷裂之覆晶封裝構造

JP3857574B2|2006-12-13|半導体装置及びその製造方法

JP2010118522A|2010-05-27|半導体装置および半導体装置の製造方法

JP3838530B2|2006-10-25|半導体装置の製造方法

TWI440145B|2014-06-01|金屬柱焊接晶片連接之封裝構造及其電路基板

TW201306197A|2013-02-01|以金屬柱銲接為晶片連接之半導體封裝構造

JP2005072211A|2005-03-17|電子部品とその製造方法及び電子装置

JP2005217069A|2005-08-11|半導体装置

TW201306203A|2013-02-01|避免銲料橋接金屬柱之半導體封裝構造

TWI412111B|2013-10-11|電路板之電性連接結構及電路板裝置

JP3757895B2|2006-03-22|半導体装置

JP2009099750A|2009-05-07|半導体パッケージ

JPH0945807A|1997-02-14|半導体装置

TW201121011A|2011-06-16|Flip chip package having metal pillars soldered in through holes and method for fabricating the same

同族专利:

公开号 | 公开日

TWI416683B|2013-11-21|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TW201117335A|2009-11-11|2011-05-16|Powertech Technology Inc|Package of metal post solder-chip connection|

法律状态:
2015-08-21| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

TW100125906A|TWI416683B|2011-07-22|2011-07-22|防止銲點斷裂之覆晶封裝構造|TW100125906A| TWI416683B|2011-07-22|2011-07-22|防止銲點斷裂之覆晶封裝構造|

[返回顶部]